FW51116是我公司自行设计开发的LDO类产品。该产品与TPS51116完全兼容，可直接替换使用。FW51116是一套完整的DDR电源解决方案芯片，VDDQ电压可以是可调的(1.5V~ 3.0V)的电压或固定DDR的2.5V或DDR ii的1.8V，转换开关用于为VDDQ电源轨提供高效输出，并且具有伪固定频率和自适应准时控制。FW51116提供了两种控制模式：D-CAP模式和电流模式。D-CAP模式最简单，可提供最快的瞬态响应，不需要任何环路补偿。电流模式需要简单的环路补偿并支持陶瓷输出电容器设计。FW51116集成了高性能LDO，该LDO为VTT轨提供电源。可以更改LDO的输入以优化总功耗，并且它能够驱动或吸入3A电流。另外集成了用于VREF的缓冲基准电源轨。此输出能够支持10mA的满负载。TPS51116集成了全面的S3和S4/S5状态控制。轻松地将这些引脚连接至S3和S4/S5信号就可以在S3中支持high-Z并在S4和S5中支持软启动关闭。产品采用20线HTSSOP型带热沉（PowerPAD）塑料封装。

 

特点

u   输入电压从3V到28V

u  有100ns负载突变响应的d-cap模式

u  VTT和VREF的精度达到±20mv

u  睡眠模式操作,用于输出放电时可选择关闭软起动

u  VTT仅需要2x10μF的陶瓷输出电容

u  具有热关断,功率良好,过压保护和欠压保护功能

u  和DDR和DDRII jedec规范兼容。

绝对最大额定值

输入电压范围	VBST	-0.3	+36	V
	VBST wrt LL	-0.3	+6
	CS，MODE，S3，S5，VTTSNS，VDDQSNS，V5IN，VLDOIN，VDDQSET	-0.3	+6
	PGND，VTTGND	-0.3	+0.3
输出电压范围	DRVH	-1.0	+36	V
	LL	-1.O	+30
	COMP，DRVL，PGOOD，VTT，VTTREF	-0.3	6
工作环境温度范围	TA	-40	85	℃
贮存温度范围	Tstg	-55～+150		℃

推荐工作条件

项目	符号	最小	最大	单位
电源电压	VV5IN	4.75	5.25	V
电压范围	VVBST、VDRVH	-0.1	34	V
	VVLDOIN、VVTT、VVTTSNS VVDDQSNS	-0.1	3.6
	VVTTREF	-0.1	1.8
	VPGND、VVTTGND	-0.1	0.1
	VLL	-0.6	28
	VS3、VS5、VMODE、VVDDQSET、VCS、VCOMP、VPGOOD、VDRVL	-0.1	5.25
工作环境温度	TA	-55	125	℃
存贮温度	Tstg	-60	150	℃

主要电参数特性

参数	符号	测试条件 除另有规定外，VV5IN =+5V，VLDOIN与VDDQ输出连接， -55℃≤TA≤+125℃	A组分组	极限值		单位
				最小	最大
输出电压	VTTSNS	VS3=VS5=5V，VVLDOIN=VVDDQSNS=2.5V	1, 2,3	1.25(TYP)		V
		VS3=VS5=5V，VVLDOIN=VVDDQSNS=1.8V	1, 2,3	0.9(TYP)
输出电压精度	VVTTTOL25	VS3=VS5=5V，│IVTT│=0A＜3A	1	-40	40	mV
			2,3	-50	50
	VVTTTOL18	VS3=VS5=5V，│IVTT│=0A＜2A	1	-40	40	mV
			2,3	-50	50
功耗	PD	VS3=VS5=5V，COMP接电容，空载	1	--	2.53	W
			2,3	--	3.0
输出电流(源)	IVTTTOCLSRC	VVLDOIN=VVDDQSNS=2.5V，VVTT=VVTTSNS=1.19V，PGOOD=HI	4	3.0	--	A
输出电流(沉)	IVTTTOCLSNK	VVLDOIN=VVDDQSNS=2.5V，VVTT=VVTTSNS=1.31V，PGOOD=HI	4	3.0	6.0	A

引脚排列

管脚		I/O	描述
NAME	NO.
COMP	8	I/O	相位补偿的跨导放大器的输出。连接到V5IN管脚通用放大器和使用D-CAP?模式
CS	15	I/O	电阻电流检测系统的电流检测比较器输入。
DRVH	19	O	开关（上）MOSFET栅极驱动输出
DRVL	17	O	整流（下）MOSFET栅极驱动输出
GND	5	-	信号地。连接到VTT LDO输出电容的负端
LL	18	I/O	开关（上）MOSFET的栅极驱动器回路。电流检测比较器输入（-）的RDS（on）的电流检测。
MODE	6	I	放电模式设定管脚。观测VDDQ和VTT放电控制部分
PGND	16	-	整流（下）MOSFET的栅极驱动器接地。也是电流检测比较器输入（+）。
PGOOD	13	O	电源良好信号开漏输出，在高电平时，输出电压VDDQ在的目标范围内。
S3	11	I	S3信号输入
S5	12	I	S5信号输入
V5IN	14	I	明升5V电源电压输入
VBST	20	I/O	开关（上）MOSFET驱动辅助电压输入
VDDQSET	10	I	VDDQ电压设置输出引脚。观察VDDQ电压的输出电压选择部分。
VDDQSNS	9	I/O	VDDQ参考VTT和VTTREF的输入,为VTTREF提供电源。
VLDOIN	1	I	LDO电源输入
VTT	2	O	LDO电源输出
VTTGND	3	-	VTT LDO电源输出地
VTTREF	7	O	VTTREF 缓冲参考输出
VTTSNS	4	I	VTT LDO电感输入，连接VTT LDO输出电容的正端

典型工作特性曲线

  

典型应用线路

DDRII电源管理典型应用

D-CAP? 模式应用

符号	参数	作用	编号
R1	5.1 k?	-	-
R2	100 k?	-	-
R3	(100 ?VVDDQ - 75) k?	-	-
R4	75 k??	-	-
M1	30 V, 13 m?	International Rectifier	IRF7821
M2	30 V, 5 m?	International Rectifier	IRF7832

电流模式应用

符号	参数	作用	编号
R0	6 m?,1%	Vishay	WSL-2521 0.006
R2	100 k?	-	-
M0	30 V, 13 m?	International	Rectifier
M1	30 V, 5 m?	International	Rectifier

设计使用说明

1. LL节点连接开关MOSFET的源极、整流MOSFET的漏极和电感器的高压侧的引线应尽可能的短和宽。

2.如果在LL电压波形观察到高频浪涌的情况下，可以考虑在LL和PGND之间的增加一个小的由3 Ω电阻和1 nF电容组成的缓冲明升。

3.所有敏感的模拟信号线，如VDDQSNS、VTTSNS和CS应放置在远离高压开关节点，如LL、DRVL和DRVH节点，以避免耦合。

4．VLDOIN应用短而宽的引线连接到VDDQ输出。如果不同的功率源用于VLDOIN ，输入旁路电容尽量靠近引脚并使用短而宽引线连接。

VTT的输出电容应靠近引脚并使用短而宽的引线连接，以避免产生额外ESR和 ESL 。

VTTSNS应连接到VTT的输出电容的正端，强烈建议避免额外ESR和/或ESL 。如果需要感测该负载点的电压，则建议在该点连接输出电容。此外，它是建议尽量减少输出电容GND引脚之间任何额外ESR和ESL 。

VTT输出电容的ESR大于2mΩ的情况下可以考虑在VTTSNS引脚加入低通滤波器 。

VDDQSNS可以单独和VLDOIN连接。请记住，这个感应电势是

VTTREF参考电压。避免任何产生噪音的线路。

VTT输出电容负端和VTTREF电容的负端接在一起，以避免

VTT源/漏电流的高电流通路的公共阻抗。

GND（信号地）引脚节点表示参考电位VTTREF和VTT输出。连接GND到VTT电容、VTTREF电容和VDDQ电容的负端以避免额外ESR和 ESL产生 。 GND和PGND （电源地）应在一点连接。

为了有效地将热量从封装中导出，需准备一个热平面并将其焊在封装的热层上。将元件边缘铜层的宽引线连接在这个热层上，可有效帮助热量传输。热层通过数个直径0.33mm的通孔和内部/焊接端地线连接，这也对散热具有相当的帮助。

外形尺寸